请教TDA8947J功放芯片组成2.1系统最大功率是多少
1. 简介
TDA8947J 包含四个相同的音频功
率放大器。TDA8947J 可以用作：
四个固定增益为26dB 的单端(SE)
通道，固定增益为32 dB 的桥接式
负载(BTL) 双通道，或SE 双通道
（增益为26 dB）及一个作为2.1 系
统使用的BTL 通道（增益为32
dB）。TDA8947J 采用17 插脚Dil-
Bent-Sil (DBS) 功率封装。
TDA8947J 的插脚与TDA8944AJ和
TDA8946AJ 的插脚兼容。TDA8947J
包含一个独一无二的保护电路，它
只与在芯片内部的多个温度的测量
值相关。这为所有没有不必要的音
频孔时的电源电压和负荷条件提供
了最大输出功率。只要热边界条件
（使用的通道数、外部散热片和周
围环境温度）允许，几乎可以对电
源电压和负荷阻抗进行任何组合。
TDA8947J具备飞利浦专利的超负载
保护技术，在由于过载驱动放大器
或使用外部扬声器等诸多情况而可
能出现的低负载阻抗一类的极端条
件下，TDA8947J有能力防止出现无
音频信号区。TDA8947J包括一个4
通道 放大器，可以用于拓展简易2.1
系统放大器的声音或者只用两个芯
片建立5.1系统——可以将5.1系统
材料单减少2/3以上。9V到28V的电
压范围使TDA8947J可以在只有简易
电源结构的广泛应用中采用。
这个特性与其高供电电压范围相结
合，使TDA8947J适用于亚洲制造商
占据全球领先地位的应用领域，如
家庭影院、PC扬声器、LCD、等离
子和CRT电视等。此外，这些特性
结合其低成本，使TDA8947J成为实
现高性价比的理想解决方案。能够
输出4x25W或2x15W+1x50W (2.1
系统)混合，此款单芯片解决方案还
为各种应用的开关控制电路提供了
一个简易的接口。
2. 特点
■ SE：1 W 到25 W， BTL：4 W 到
50 W 操作范围（2.1 系统）
■ 柔性剪峰
■ 待机与静音模式
■ 无开/ 关切换声
■ 低待机电流
■ 高电源电压涟波去除率
■ 针对接地、电源和跨接负荷的输
出短路保护
■ 热保护
■ 插脚与TDA8944AJ 和TDA8946AJ
的插脚兼容
Intel 80核处理器
2008年10月，Intel公开展出首款80核处理器原型：Teraflop Research Chip，它也是Intel公司在“万亿级计算”研究领域内取得的最新成果。
从外观上看，Teraflop Research Chip封装和一般的x86处理器要大一些，但核心尺寸也只275mm2，和指甲盖差不多大小；这款芯片内配置了80个处理器内核，默认频率下耗电量只有62W，功耗甚至比目前许多桌面处理器低。当然，这个原型芯片内集成的仅是最简单的浮点计算单元，因此芯片规模可以很小，仅作为研究和展示用途。
Teraflop Research Chip的默认运行频率为3.16GHz，此时它可提供1.01Teraflops的浮点计算性能，芯片内部互连总带宽为1.62Terabits/s(也就是0.2TB/s)。如果将电压增加到1.2V，那么Teraflop Research Chip的工作频率可以提高到5.1GHz，此时计算能力达到1.63Teraflop，不过功耗也猛增至175W。如加压至1.25V，芯片频率将进一步提升到5.7GHz，此时其计算性能为1.81Teraflop，功耗则达到265W，其计算性能非常强悍。
在芯片布局方面，Teraflop Research Chip也非常特殊，它被设计成8×10结构的晶体管阵列，每个基本单元称为一个“块面(Tile)”，块面包括一个微小的内核(或者是计算单元)和一个路由器。其中，内核含有一些能够生成数据的简单指令，而路由器则负责与高速缓存和相邻块面的连接。
Teraflop Research Chip的每个内核都拥有256KB高速缓存，不过它并不是像常规处理器一样，以平面方式与CPU核心电路直接集成，而是基于硅核植入(Through silicon Vias)技术的3维堆叠式内存。这项技术的基本原理是将缓存芯片和CPU芯片叠放在一起，电源和I/O信号从内存穿过到达CPU；每个内核都与3维堆叠内存直接相连。Teraflop Research Chip的每个CPU内核都配备256KB SRAM高速缓存(累计有20MB)，CPU与SRAM间共有8490个连接点─由于每个内核都与3维堆叠缓存相连，系统同时满足了大容量和低延迟传输的要求。研究人员表示，该技术目前已在小批量生产中实现，下一步的研究计划是如何将这套方案推广到大规模量产的生产工艺，但我们相信该技术出现在商用产品中也只是一个时间问题。
从数字上看，Teraflop Research Chip的计算能力堪比现在的顶级GPU，但实际上Teraflop Research Chip的用途很有限，因为它的CPU内核还太简单，Intel的下一步目标是利用普通内核来代替当前设计的浮点单元，让Teraflop Research Chip具有进入商业应用的能力，但高功耗显然将会是Intel要面临的第一个问题─Intel以两个措施来应对：一是让闲置的内核可以进入休眠状态，由此节省能源开销和发热量；二就是引入先进的半导体工艺，毕竟Teraflop Research Chip原型只是采用65nm工艺制造，正式商用版本将采用32nm甚至22nm工艺，高功耗和发热问题可以得到较好的解决。